ルネサス様実チップ上にて、DFFの自LUT内の論理と他LUTが受信した論理とが異なる様です。 もしくは、DFFに初期値 'L'を指定したにも関わらず、'H'が設定される様です。
ベースダイ: SLG46826VPC: Windows10 22H2内部回路:
(追記: プロパティが DFF4で無かったので貼り直しました)
このDFF4は、何の変哲も無いトグル動作するDFFです。シミュレーション: シミュレーションしますと当然の結果として、
CLK (AddrBitCnt)の立上り毎に論理反転します(正常)。 かつ、CNT2/DLY2と DFF4は同一信号源でリセットされ、さらに 3-L3分の遅延により DFF4が後からリセット解除されるため、必ず 'L'から開始する様にしております。
実チップ(SLG46826V) : (←チップ品番修正) 本題です。 では実チップではどうなるか? デベロップメントボード "SLG4DVKADV" 上でエミュレーションし、DFF4の出力を PIN4で観測した結果が以下です。
シミュレーションの結果と真逆になります。何故でしょう?推測原因としては実チップにおいて、・DFFの自LUT内の論理と他LUTが受信した論理とが異なる・DFFに初期値 'L'を指定したにも関わらず、'H'が設定されるのどちらかと思いますが、ユーザサイドからはこれ以上は分かりません。以上、宜しくお願い致します。
個別サポートの「サポートチケット」を取り、その結果の回答が来ましたので自己レスします。
--If you want to test the initial state after the chip power on, that’s better to program the GP file to the chip’s NVM, connect to VDD only then test it by sockets.Using DVB Kits can not test it since when push the “emulation” button in designer space, the code needs to be downloaded from Computer to DVB and then to the chip(in socket) by USB, there are signal in some special PINs, that may trigger the chip’s internal blocks to new status. And about the simulation, that’s reference for user to debug and modify, and about Emulation, that’s not 100% right for test the initial state of GPAK, but it’s OK for get the state once the chip completed power on. If you want to get the state during GPAK Power on/off, that’s better to program it and then test it with the chip only.--
一言に要約すればこれは質問への回答はなく、「エミュレーションモードは適切ではない、NVMに焼いてテストせよ」との評価環境に問題ありの見解ですね。(ただ、OTP版だったらエミュレーション頼み。適切ではない(not 100% right)ってどうなんでしょう?) もう一つ、これらの説明は UM-GP-002 <www.renesas.com/.../greenpak-advanced-development-platform-user-guide>に注意書きされていない気がするのですが…
とにかく時間を作ってNVMに焼いてテストしようと思ってます。(結局英語で回答が来るのなら英語フォーラムに質問するのが良さそうですね。 日本語フォーラムが「ユーザ同士が自由に会話」な理由はここら辺なんでしょうね)