GPAKのラッチアップ耐性

そこそこの種類のGPAKを使わせていただいております。

さて、評価を行ったつもりのSLG46108Vを使用する段階になり、新たな問題に遭遇しました。
今まで同等の回路をグルーロジックで構成していて、特段問題が生じていなかったので単純にGPAKで置換する目論見。
評価と言っても単電源でI/Oのタイミングが担保できているかを見た程度。
しかしながら実際に通電すると過電流で発熱する問題に遭遇。
今回周辺回路は5V、GPAKはその5Vから少々遅れて生成される3.3Vといった2電源構成。
5Vないし3.3Vの単電源であれば発熱なし、回路が機能しているかは未確認。

あまり気遣う事をしなくなった異電源やラッチアップを疑わざるを得ない状況であるかを確認できればと思い問い合わせてみました。

Parents
  • 英語投稿でも関連の質問がでていますが、5Vトレラント入力がないので内部の寄生サイリスタでVdd+0.5Vの範囲で使うことになります。

    community.renesas.com/.../5v-tolerant-with-vdd-at-3-3v

    3.3Vと5Vをインターフェースする必要がある場合、LVCのロジックICを使うと5V⇒3.3Vになりますし、5V側出力インピーダンスが低く、GPAKの入力につながる回路のインピーダンスが高ければ単純に抵抗で2/3に分圧してやればいいとおもいます(電源シーケンスの関係でSBDで保護する必要があるかもしれませんが)。

  • 詳細ありがとうございます。

    今回は異電源間のI/Fとして使っておりましたが、確かにそれまでは単一電源での運用しか行っておりませんでした。
    勝手な憶測で試行した事が間違いの元だったという事で、改めて教訓になりました。

    5Vトレラントではない事を肝に銘じます。

Reply
  • 詳細ありがとうございます。

    今回は異電源間のI/Fとして使っておりましたが、確かにそれまでは単一電源での運用しか行っておりませんでした。
    勝手な憶測で試行した事が間違いの元だったという事で、改めて教訓になりました。

    5Vトレラントではない事を肝に銘じます。

Children
No Data