有个项目 ，VDD是5v，具体芯片是R5F101GE，uart的接收端口 P1.1，设置成普通的cmos，几伏以上认为是高电平？
看了下 user manul，如下图显示：0.8EVDD0 （4v）及以上是 高电平，但是我们发现实际测试发现，0.7（3.5v）的时候，也能识别为高电平，请教下是怎么回事？谢谢
您好 这个能回复下吗？
可以用万用表确认下P11脚上接收到的是3.5V吗，看着寄存器配置是没问题的。
以及注意一点，当一个PORT中既有输入口又有输出口时，对PORT中单个IO口的位操作可能会影响整个PORT：